LM393连接逻辑输入时需要上拉路径,是因为它采用集电极开路输出:内部输出管导通时能把节点拉低,截止时只释放节点,不能主动把电压推高。上拉电阻在释放时建立高电平,并在拉低时限制电流。下面以官网列出的TI LM393P为例,说明阻值如何与逻辑电平、负载和速度配合。
这与能主动输出高、低电平的推挽接口不同。LM393P输出管导通时,电流从上拉电源经电阻流入输出端,再流向地;截止时,输出端为高阻,高电平由外部上拉和负载共同决定。
因此,测得输出没有上升,不宜先判芯片损坏。应先确认是否存在有效上拉路径、上拉电源是否正常,以及后级是否把节点拉住;直接把输出接到电源,不能代替限流电阻。
LM393上拉电阻没有适用于所有电路的“最佳值”。阻值太小,低电平时要求的灌电流增大,低电平电压和功耗需要重新核对;阻值太大,则可能使上升沿变慢,并放大漏电流造成的高电平压降。
例如固定上拉电源为3.3V,忽略低电平压降和其他支路电流,只比较电阻支路:
| 上拉电压 | 上拉电阻 | 估算的低电平电阻电流 |
|---|---|---|
| 3.3V | 10kΩ | 约0.33mA |
| 3.3V | 1kΩ | 约3.3mA |
这只展示减小阻值会增加下拉负担,并不证明1kΩ或10kΩ一定适合你的电路。应按工作温度下的输出低电平规格和后级低电平门限,核对实际总灌电流。
再假定输出节点总电容为100pF、后级近似高阻,上拉10kΩ时,仅按一阶RC估算,10%到90%的上升时间约2.2µs。100pF是算例中的总电容假设,不是建议外加的滤波电容;这个时间也不包含比较器传播延迟。
先确认上拉接在实际输出脚与合适的逻辑电源之间,比较器和接收端共地。再核对输入电压仍处于器件允许工作范围,让比较结果分别处于两种状态。最后带着实际负载,用示波器查看低电平幅值、高电平幅值和上升沿,并与接收端输入门限及时序要求比较。
若没有可同时满足低电平电流、高电平门限和速度的阻值,应重新检查负载或接口方案,不能无限减小电阻硬拉。
评估比较器与主控接口时,可先整理现用完整料号、上拉电源、接收端门限和负载条件。把封装、工作温度、需求数量及目标交期一并列明,便于核对器件与外围方案。需要进一步确认LM393P或候选物料时,可通过晟雅泰官网询价入口提交需求。
可以作为接口方案评估。共地且相关工作条件满足时,输出可经电阻上拉到3.3V;还需核对接收端门限、负载和掉电状态,并确认没有其他5V上拉。芯片输入范围不会因此改变。
有条件可以。要检查内部上拉阻值范围、复位期间是否有效,以及漏电、总电容和速度要求;不能仅因程序能开启上拉就省掉核验。
若原有电阻接到合适电源,它已经承担上拉作用。再向同一电源并联一只上拉电阻,会降低等效阻值并增加低电平电流,先查原理图再决定。
可以连接成低电平占优的节点:任一路导通就拉低,两路都释放才为高。还要核对合并后的负载、总漏电及所需逻辑功能。
不一定。上电时供电和输入可能尚未进入有效工作区。应检查实际时序和波形,不能单凭闪变归因于上拉,更不能保证换阻值就消失。
工控模拟输入板不能把四通道运放直接等同于“可接现场信号”。TI TL074CN 是 14 引脚 PDIP 的四通道 FET 输入运放,适合在受控电源与信号范围内承担缓冲、滤波或调理环节;但 24V 现场、4-20mA 回路、浪涌环境、隔离与温度要求必须由完整 BOM 一起解决。本文梳理可询价的模拟采集板配单路径。
阅读全文 Read more →ADS1115在单电源供电、GND接系统地时,不能把低于GND的电压直接接到模拟输入脚;但它可以测出负的差分电压。关键是两个输入脚各自对地的电压合规,同时两者之差落在所选量程内。本文以官网列出的TI ADS1115IDGSR为对象,说明为什么“差分结果为负”和“引脚接负电压”不是一回事。
阅读全文 Read more →LM358 用3.3V供电时输出电压上不去,常见原因是输入超出推荐共模范围,或目标输出超过实际负载下的输出摆幅。以TI的LM358P为例,3.3V供电本身符合推荐条件,但它不是轨到轨输入输出运放,不能据此期待信号覆盖0~3.3V。本文主要讨论直流或低频信号;交流幅度随频率升高而下降时,还要检查闭环带宽和转换速率。
阅读全文 Read more →